輸入點(diǎn)數(shù)：16點(diǎn)。
額定輸入電壓：AC100?120V。
公共端方式：16點(diǎn)/公共端。
輸入輸出占用點(diǎn)數(shù)：16點(diǎn)（I/O分配：輸入16點(diǎn)）。
外部配線連接方式：18點(diǎn)端子排。
輸入輸出模塊也稱為控制模塊，在有控制要求時(shí)可以輸出信號(hào)，
或者提供一個(gè)開關(guān)量信號(hào)，使被控設(shè)備動(dòng)作，
同時(shí)可以接收設(shè)備的反饋信號(hào)，以向主機(jī)報(bào)告，
是火災(zāi)報(bào)警聯(lián)動(dòng)系統(tǒng)中重要的組成部分，
市場(chǎng)上的輸入輸出模塊都可以提供一對(duì)無(wú)源常開/常閉觸點(diǎn)，
用以控制被控設(shè)備，部分廠家的模塊可以通過參數(shù)設(shè)定，
設(shè)置成有源輸出，相對(duì)應(yīng)的還有雙輸入輸出模塊、多輸入輸出模塊等等LY18R2A-CM輸入輸出（DC/差動(dòng)）。
輸入點(diǎn)數(shù)：12點(diǎn)（DC5V/DC24V/差動(dòng)通用）。
脈沖輸入速度：最高8M pulse/s（2MHz）。
輸出點(diǎn)數(shù)：8點(diǎn)（DC5V～DC24V）6點(diǎn)（差動(dòng)）。
脈沖輸出速度：最高8M pulse/s（2MHz）。
高速且穩(wěn)定的輸入輸出響應(yīng)
可實(shí)現(xiàn)不受CPU模塊的運(yùn)算處理和總線性能影響的高速響應(yīng)，
通過硬件處理實(shí)現(xiàn)穩(wěn)定的輸入輸出響應(yīng)。
LD40PD01內(nèi)配備了外部輸入輸出接口及FPGA，
因此可實(shí)現(xiàn)不受CPU模塊掃描時(shí)間和總線性能影響的高速控制（實(shí)現(xiàn)μs指令的輸入輸出響應(yīng)時(shí)間）。
可實(shí)現(xiàn)穩(wěn)定輸入輸出響應(yīng)（處理時(shí)間的偏差為ns級(jí)）。
通過直觀的專用工具進(jìn)行FPGA設(shè)定。
在FPGA設(shè)計(jì)過程中可省去以往必須的設(shè)計(jì)處理（ HDL記述、邏輯合成和時(shí)間驗(yàn)證），
減少作業(yè)工時(shí)。收到產(chǎn)品后可立即使用專用工具進(jìn)行動(dòng)作驗(yàn)證，可大幅縮短設(shè)計(jì)工時(shí)。差動(dòng)輸出。
控制軸數(shù)：1軸。
最大輸出脈沖：4M pulse/s。
定位數(shù)據(jù)：600數(shù)據(jù)/軸。
最大連接距離：10m。
啟動(dòng)也簡(jiǎn)單。
［數(shù)字示波器功能］。
通過與控制周期同步的簡(jiǎn)易運(yùn)動(dòng)控制器內(nèi)的數(shù)據(jù)收集和
波形顯示，可以提高啟動(dòng)效率。
使用步驟依照輔助功能即可。
可通過不同用途的探針設(shè)定，輕松設(shè)定要查看的數(shù)據(jù)。
可以對(duì)字16CH、位16CH的數(shù)據(jù)進(jìn)行采樣。
其中，可以實(shí)時(shí)顯示字8CH、位8CH數(shù)據(jù)。
［監(jiān)控、測(cè)試功能］
通過豐富的監(jiān)控和測(cè)試功能，可以簡(jiǎn)單地進(jìn)行啟動(dòng)及動(dòng)作檢查。
可以從豐富的監(jiān)控信息中僅選擇必要的項(xiàng)目并進(jìn)行監(jiān)控顯示。
通過測(cè)試功能，不用順控程序也能實(shí)施基本動(dòng)作的確認(rèn)。電纜長(zhǎng)度：0.6m。
重量量：0.19kg。
定義1：由一根或多根相互絕緣的導(dǎo)體和外包絕緣保護(hù)層制成，
將電力或信息從一處傳輸輸?shù)搅硪惶幍膶?dǎo)線。
定義2：通常是由幾根或幾組導(dǎo)線（每組至少兩根）絞合而成的類似繩索的電纜，
每組導(dǎo)線之間相互絕緣，并常圍繞著一根中心扭成，
整個(gè)外面包有高度絕緣的覆蓋層。
電纜具有內(nèi)通電，外絕緣的特征。